

Reti Logiche 2

Prof. Roberto Passerone, Dr. Alessandro Tontini

11 gennaio 2019

Si risponda a tutte le domande proposte. I punti assegnati a ciascuna domanda sono indicativi.

1 VHDL

- **Registro a scorrimento in VHDL (6 pts):** Si sviluppi il codice VHDL dell'entità e dell'architettura di un registro a scorrimento sincrono a 8 bit, con reset asincrono, ingresso ed uscita seriale, shift enable, ingresso parallelo con load enable, ed uscita parallela.
- **Stili di descrizione in VHDL (6 pts):** Si descrivano le principali differenze tra lo stile di descrizione dataflow (a equazioni) e quello comportamentale (a processi) in VHDL. In particolare, si abbia cura di indicare quando le equazioni vengono valutate e quando viene eseguito un processo, quando avviene l'assegnazione, e la differenza tra segnali e variabili. Infine, si scriva il codice VHDL di un multiplexer usando entrambi gli stili (una entità e due architetture).

2 Elettronica

- **Circuito con diodi (7 pts):** Si consideri il circuito mostrato a sinistra in Figura 1 supponendo che il segnale di ingresso V_0 abbia l'andamento mostrato a destra in Figura 1. Si determini l'andamento della tensione di uscita V_2 , usando il modello del diodo per grandi tensioni e spiegando il funzionamento. Si abbia cura di verificare ex-post le ipotesi fatte sulla conduzione dei diodi.




Figure 1: Circuito con diodi ed andamento del segnale di ingresso

- **Potenza dinamica in porta CMOS (7 pts):** Si derivi l'espressione della potenza dinamica dissipata da una porta logica CMOS che carica e scarica una capacità C . Si indichi con f la frequenza del clock, e con V_{DD} la tensione di alimentazione. Si trascuri la corrente di corto circuito. Si discutano quindi i compromessi tra consumi e prestazioni in base ai parametri che compaiono nella formula.

3 FPGA

- **Logic cell** (*4 pts*): Si descriva lo schema di principio di una logic cell per FPGA basata su SRAM, con look-up-table e registro di uscita. Si discuta il ruolo dei componenti e come la cella possa essere configurata per circuiti combinatori e sequenziali.